Näytetään
1 - 1
yhteensä
1
tuloksesta haulle '
'
Siirry sisältöön
University of Jyväskylä
|
Opinnäytehaku
Kieli
Suomi
English
University of Jyväskylä
|
Opinnäytehaku
Kieli
Suomi
English
Kaikki kentät
Nimeke
Tekijä
Aihe
Hae
Tarkennettu
Käytetyt suodattimet:
Asiasanat:
Poista suodatin
low-noise PLL
Sivu ladataan uudelleen, kun suodatin poistetaan.
Poista rajaukset
Sivu ladataan uudelleen, kun suodatin poistetaan.
Poista rajaukset
Näytä rajaukset (1)
Asiasanat:
Poista suodatin
low-noise PLL
Hakutulokset
Aihe-ehdotuksia
4022
1
Electronics
1
Elektroniikka
1
High-speed Link communication systems
1
PLL-based CDR
1
low-noise PLL
Näytetään
1 - 1
yhteensä
1
tuloksesta haulle '
'
, hakuaika: 0,02s
Tarkenna hakua
Järjestä
Relevanssi
Aika (uusimmat ensin)
Aika (vanhimmat ensin)
Luokka
Tekijä
Nimeke
1
Study of a Phase Locked Loop based Clock and Data Recovery circuit for 2.5 Gbps data-rate
Tekijä
Marinaci, Stefano
Julkaistu 2023
Hae kokoteksti
Hae kokoteksti
Pro gradu
Työkalut:
RSS-syöte
Tarkenna hakua
Sivu ladataan uudelleen, kun suodatin valitaan tai jätetään pois.
Verkossa saatavilla
Aineistotyyppi
Pro gradu
1 tulosta
1
Julkaisuvuosi
Alkaen:
Päättyen:
Asiasanat
4022
1 tulosta
1
Electronics
1 tulosta
1
Elektroniikka
1 tulosta
1
High-speed Link communication systems
1 tulosta
1
PLL-based CDR
1 tulosta
1
low-noise PLL
Kieli
eng
1 tulosta
1