Synthesis of phase-locked loop : analytical methods and simulation

Synthesis of phase-locked loop analytical methods and simulation

Näytä muut versiot (1)
Bibliografiset tiedot
Päätekijä: Yuldashev, Renat, kirjoittaja
Aineistotyyppi: Väitöskirja
Kieli:eng
Julkaistu: Jyväskylä : 2013
Sarja:Jyväskylä studies in computing, 175.
Aiheet:
elektroniset piirit
matemaattiset mallit
simulointi
vaihelukitut silmukat
vaihevertailijat
phase-locked loop
phase detector
characteristic
PLL with squarer
Linkit:https://jyu.finna.fi/Record/jykdok.1288803
Näytä kaikki versiot (2)

Samankaltaisia teoksia