|
|
|
|
| LEADER |
00000cam a22000004i 4500 |
| 001 |
1288803 |
| 003 |
FI-J |
| 005 |
20210227001922.0 |
| 008 |
131210s2013 fi |||| m |00| 0|eng|c |
| 020 |
|
|
|a 978-951-39-5487-1
|q nidottu
|
| 035 |
|
|
|a FCC006533754
|
| 035 |
|
|
|a 1288803
|
| 041 |
0 |
|
|a eng
|b fin
|
| 100 |
1 |
|
|a Yuldashev, Renat,
|e kirjoittaja.
|
| 245 |
1 |
0 |
|a Synthesis of phase-locked loop :
|b analytical methods and simulation /
|c Renat Yuldashev.
|
| 260 |
|
|
|a Jyväskylä :
|b University of Jyväskylä,
|c 2013
|e (Jyväskylä :
|f Jyväskylä University Printing House)
|
| 300 |
|
|
|a 50, [62] sivua :
|b kuvitettu ;
|c 25 cm
|
| 336 |
|
|
|a teksti
|b txt
|2 rdacontent
|
| 337 |
|
|
|a käytettävissä ilman laitetta
|b n
|2 rdamedia
|
| 338 |
|
|
|a nide
|b nc
|2 rdacarrier
|
| 490 |
1 |
|
|a Jyväskylä studies in computing,
|x 1456-5390 ;
|v 175
|
| 500 |
|
|
|a Artikkeliväitöskirjan yhteenveto-osa ja 7 eripainosta.
|
| 502 |
|
|
|a Väitöskirja :
|c Jyväskylän yliopisto, informaatioteknologian tiedekunta, tietotekniikka.
|
| 579 |
|
|
|a XLUETTELOITU
|
| 591 |
|
|
|i 213
|
| 650 |
|
7 |
|a elektroniset piirit
|2 yso/fin
|0 http://www.yso.fi/onto/yso/p953
|
| 650 |
|
7 |
|a matemaattiset mallit
|2 yso/fin
|0 http://www.yso.fi/onto/yso/p11401
|
| 650 |
|
7 |
|a simulointi
|2 yso/fin
|0 http://www.yso.fi/onto/yso/p4787
|
| 653 |
|
|
|a vaihelukitut silmukat
|
| 653 |
|
|
|a vaihevertailijat
|
| 653 |
|
0 |
|a phase-locked loop
|
| 653 |
|
0 |
|a phase detector
|
| 653 |
|
0 |
|a characteristic
|
| 653 |
|
0 |
|a PLL with squarer
|
| 776 |
0 |
8 |
|i Verkkoaineisto:
|a Yuldashev, Renat.
|t Synthesis of phase-locked loop : analytical methods and simulationload
|z 9789513954901
|
| 830 |
|
0 |
|a Jyväskylä studies in computing,
|x 1456-5390 ;
|v 175.
|
| 852 |
|
|
|a P
|c 0267564
|
| 999 |
|
|
|c 1288803
|d 1288803
|
| 952 |
|
|
|b KANAVUORI
|c 1210
|o P 0267564
|9 1
|