Synthesis of phase-locked loop analytical methods and simulation

Bibliografiset tiedot
Päätekijä:	Yuldashev, Renat, kirjoittaja
Aineistotyyppi:	Väitöskirja
Kieli:	eng
Julkaistu:	Jyväskylä : 2013.
Sarja:	Jyväskylä studies in computing, 175.
Aiheet:	elektroniset piirit matemaattiset mallit simulointi vaihelukitut silmukat vaihevertailijat phase-locked loop phase detector characteristic PLL with squarer
Linkit:	JYX-julkaisuarkisto / JYX Digital Archive

Synthesis of phase-locked loop : analytical methods and simulation Tekijä Yuldashev, Renat, kirjoittaja

Julkaistu 2013

Väitöskirja